请教个makefile的问题

haohao_h

在一个工程中,我一般用%.o:%.c的模式规则生成.o文件,这样一来导致makefile人为.c文件只是依赖响应的.c文件。而实际上,.c文件一般还依赖它所包括大一些头文件。所以这样写的话,当只有其所包含大头文件发生了变化,这个.o文件是不会被重新生成的。
gcc中有-MM选项可以输出文件的依赖关系到一个文件中,然后把这个文件include进来作为.o文件的生成规则。这样的话,头文件改变相应的.o文件不被生成这个错误是被改掉了,但导致的问题是编译一个工程要分两步执行,先make dep生成依赖关系,然后再make才不会出错。
这个在开发过程中很不方便。大家有没有更好的办法？

DoDo

我没太明白楼主的意思，不过按照最后两句话所描述的，只要让 all 依赖于 dep 不就行了么

在 all 的依赖中加上 dep

1. all: dep xxx

复制代码

haohao_h

我贴。后来还发现一个问题。就是在生成.o文件的过程中，我的CFLAGS加不进去了。楼上的说的有一定道理。我再改改。

1. 
   
2. include $(TOPDIR)/build/toolchain.mak
   
3. SRCS = $(wildcard *.c)
   
4. OBJS = $(patsubst %.c,%.o,$(SRCS))
   
5. OBDS = $(patsubst %.c,%.d,$(SRCS))
   
6. 
   
7. all:test
   
8. -include $(OBDS)
   
9. 
   
10. test:$(OBJS)
    
11.     $(LD) $(LDFLAGS) $^ -o $@
    
12. 
    
13. %.d:%.c
    
14.     $(CC) -MM $(CFLAGS) $< > $@;     
    
15. 
    
16. #%.o:%.c
    
17.     #$(CC) $(CFLAGS) -c $^
    
18. 
    
19. clean:
    
20.     rm -f *.o *.d*
    
21. 
    
22. dep:$(OBDS)
    
23.     @echo '$(OBDS)'
    

复制代码

haohao_h

改好了．这样写即使只有头文件发生变化，相应的.o文件还是会被重新生成。这在大一点工程文件的编译中还是比较有用的。大致摸板：

1. 
   
2. CC = gcc
   
3. LD = gcc
   
4. CFLAGS = -I../include
   
5. 
   
6. SRCS = $(wildcard *.c)
   
7. OBJS = $(patsubst %.c,%.o,$(SRCS))
   
8. OBDS = $(patsubst %.c,%.d,$(SRCS))
   
9. 
   
10. all:dep test
    
11. -include $(OBDS)
    
12. 
    
13. test:$(OBJS)
    
14.     $(LD) $(LDFLAGS) $^ -o $@
    
15. 
    
16. %.d:%.c
    
17.     @set -e; rm -f $@;\
    
18.     $(CC) -MM $(CFLAGS) $< > $@.$$$$; \
    
19.     sed -e 'a \\t$(CC) $(CFLAGS) -c $<' $@.$$$$ > $@; \
    
20.     rm -f $@.$$$$
    
21. 
    
22. clean:
    
23.     rm -f *.o *.d*
    
24. 
    
25. dep:$(OBDS)
    
26.     #@echo '$(OBDS)'
    
27. 
    

复制代码